SPI(Serial Peripheral Interface - 同步外设接口)总线是一种用于短隔绝通讯（苛重是类型，固然没有正式的邦际准则，但这种接口条约由Motorola创造迄今进程许众厂商的维持，曾经成了一种真相准则，被寻常用于百般惩罚器中，同传感器，串行ADC、DAC、存储器、SD卡以及LCD等举办数据毗邻。因为没有同一的邦际准则，SPI映现了许众区别的条约选项，比如区别的Word巨细；每个摆设都有我方的条约界说，搜罗是否维持号令；有些摆设只发送，其它的则只是收受；有的片选是高有用，有的则是低有用；有的条约先发送最低位。

　　众个SPI摆设能够通过全双工的形式同简单的Master以主、从机闭举办通讯。主、摆设建议读、写，众个从摆设通过独立的片选信号（SS - Slave Select）被寻址。

　　有时SPI也被称为四线线线串行总线举办划分，固然SPI能够确凿地描写为一个同步串行接口，但它与同步串行接口（SSI）条约仍旧区别的，SSI同样也是一种4线同步串行通讯条约，但SSI采用的是差分信号，且只供应了一个粗略的通讯信道。

　　SPI总线能够做事正在一个主摆设／一个或众个从摆设的形式。 假如唯有一个从摆设，SS管脚能够直接接地（从摆设容许的话），有些从摆设须要片选信号的降落沿来启动传输，一个例子即是美信公司的串行ADCMAX1242，通过一个高电平到低电平的转换符号传输的肇始。假如有众个从摆设，每个从摆设须要一个独立的SS信号毗邻到主摆设。

　　正在准则的SPI筑设中，主摆设能够通过使能相应的从摆设，即通过将相应摆设的从采取线（SSN或SS）配置为逻辑低电平，通过共享的群众数据线将数据写入各个从摆设或由各个从摆设中读取数据。 应防备不要同时使能众个从摆设，由于返回到主摆设的数据将正在MISO线途之间的驱动器上形成逐鹿导致无法举办数据的判读。正在某些操纵中不须要将数据返回给主摆设，正在这种处境下，假如主摆设念要将雷同的数据发送到众个从摆设，则能够同时寻址众个从摆设。

　　：筑设时钟相位使得数据正在时钟脉冲的上升沿采样，并正在时钟脉冲的降落沿移出。 这对应于上图中的第一个蓝色时钟轨迹。 请防备，数据务必正在时钟的第一个上升沿之前可用。

　　：筑设时钟相位使得数据正在时钟脉冲的降落沿采样，并正在时钟脉冲的上升沿移出。 这对应于上图中的第二个蓝色时钟轨迹。

　　利用反相时钟极性（即，当从器件采取转换为逻辑低时，时钟处于逻辑高电平）：

　　：筑设时钟相位，使得数据正在时钟脉冲的降落沿采样，并正在时钟脉冲的上升沿移出。 这对应于上图中的第一个橙色时钟轨迹。 请防备，数据务必正在时钟的第一个降落沿之前可用。

　　：筑设时钟相位，使得数据正在时钟脉冲的上升沿采样，并正在时钟脉冲的降落沿移出。 这对应于上图中的第二个橙色时钟轨迹。

　　因为主摆设日常为能够编程百般形式的局限器/惩罚器或者能够天真编程的FPGA，于是正在利用SPI毗邻的时辰要卖力阅读我方选用的从摆设的做事形式，以便正在时序上餍足传输的央求。

　　以下是一段主摆设做事于CPOL=0、CPHA=0形式时的数据传输的代码，每次传输为8位，此示例采用C叙话。因为做事于CPOL=0， 正在片选被选中之前要把时钟拉低，片选信号务必使能，也即是说正在数据传输之前要将外设的片选信号电平变低，并正在传输终止自此不再“使能”。 大批的外设容许或须要正在片选信号选中自此举办众次传输，次子轨范也许须要被众次移用。

　　嵌入式体系中阐扬了苛重效力，对待大大批片上体系惩罚器而言都是如斯，这些惩罚器都具有较高端的32位惩罚器，比如利用ARM、MIPS或PowerPC的惩罚器以及其它微局限器，如AVR、PIC和MSP430等。 这些芯片往往搜罗不妨以主形式或从形式运转的SPI局限器，也能够利用SPI接口对体系内可编程AVR局限器（搜罗空缺局限器）举办编程。

　　固然SPI总线和JTAG（IEEE 1149.1-2013）条约之间存正在少许彷佛之处，但它们弗成交流。 SPI总线用于器件外设的高速、板载初始化，而JTAG条约旨正在通过板外局限器（有着对照低精度的信号延迟和偏斜参数）供应对I/O引脚的牢靠测试探访。 JTAG条约不是苛峻意旨上的电平敏锐接口，它通过下降时钟速度或改动时钟的占空比来维持JTAG器件正在征战和维持违规的处境下不妨收复。 于是，JTAG接口不是用来维持极高的数据速度的。

　　SPI, I2C, CAN, Async, Sync, I2S, State, Custom

　　每个苛重的示波器供应商都为SPI供应了基于示波器的触发和条约解码，大大批维持2线线SPI。 触发妥协码成效往往行为可选附件供应。SPI信号可通过模仿示波器通道或数字MSO通道举办探访。