碳化硅(SiC)是一种宽带隙(WBG)的半导体质料，目前曾经显示出有才能满意前述规模中不息起色的电力电子的更高职能央求。正在过去，硅(Si)从来是最平凡利用的功率开合器件的半导体质料。然而，跟着硅基功率器件曾经靠近其物理极限，进一步提升其职能正成为一个强大的挑衅。咱们很难将它的阻断电压和管事温度永诀局限正在6.5kV和175℃，并且相对付碳化硅器件它的开合速率相对较慢。另一方面，由SiC制成的器件正在过去几十年中曾经从不可熟的实行室原型起色成为可行的贸易产物，而且因为其高击穿电压、高管事电场、高管事温度、高开合频率和低损耗等上风被以为是Si基功率器件的代替品。除了这些职能上的更正，基于SiC器件的电力电子器件希望通过最时势部地节减冷却央求和无源元件央求来竣工体例的体积缩小，有助于消重通盘体例本钱。SiC的这些长处与另日能源转换运用中的电力电子器件的央求和对象特殊类似。尽量与硅基器件比拟SiC器件的本钱较高，但SiC器件也许带来的潜正在体例上风足以抵消推广的器件本钱。
目前SiC器件和模块修制商的墟市观察显示SiC器件的上风正在近来的贸易产物中很明明，比如SiC MOSFETs的导通电阻比Si IGBT的导通电阻小四倍，而且正在每三年内外现出-30%的低落趋向。与硅同类产物比拟，SiC器件的开合能量小10-20倍，最大开合频率推测高20倍。因为这些长处，估计到2022年，SiC功率器件的总墟市将延长到10亿美元，复合年延长率(CAGR)为28%，估计最大的创收运用是正在混杂动力和电动汽车、光伏逆变器和工业电机驱动中。然而，从器件的角度来看，挑衅和题目如故存正在。跟着SiC芯片有用面积的节减，短道耐久时辰也趋于节减。这证据正在安静性、牢靠性和芯片尺寸之间存正在着冲突。并且SiC器件的现场牢靠性并没有正在各式运用规模取得证据，这些题目直接导致SiC器件正在电力电子墟市中的运用大打扣头。另一方面，临盆高质料、低缺陷和较大的SiC晶圆是SiC器件修制的时间滞碍。这种修制上的困穷使得SiC MOSFET的每年均匀发卖代价比Si同类产物高4-5倍。尽量SiC质料的缺陷曾经正在很大水准上被取胜，但修制工艺还须要更正，以使SiC器件的本钱愈加合理。近来几年大无数SiC器件修制大厂曾经入手下手利用6英寸晶圆实行临盆。硅代工公司X-fab曾经升级了其修制资源去适当6英寸SiC晶圆，从而为诸如Monolith这类无晶圆厂的公司供应效劳。这些踊跃的操作将导致SiC器件的合座本钱消重。
图1.1SiC器件及其封装的起色图1.1映现了SiC功率器件及其封装的起色里程碑。第一个推向墟市的SiC器件是英飞凌公司正在2001年临盆的肖特基二极管。往后，其他公司如Cree和Rohm接连发外各式额定值的SiC二极管。2008年，SemiSouth公司临盆了第一个SiC结点栅场效应晶体管（JFET），正在阿谁时辰段驾御，各公司入手下手将SiC肖特基二极管裸模集成到基于Si IGBT的功率模块中，临盆混杂SiC功率模块。从2010年到2011年，Rohm和Cree推出了第一个具有1200V额定值的分立封装的SiC MOSFET。跟着SiC功率晶体管的贸易化，Vincotech和Microsemi等公司正在2011年入手下手利用SiC JFET和SiC二极管临盆全SiC模块。2013年，Cree推出了利用SiC MOSFET和SiC二极管的全SiC模块。往后，其他器件供应商，蕴涵三菱、赛米控、富士和英飞凌，己方也发外了全SiC模块。正在大无数景况下，SiC器件最初是举动分立元件推出的，而将这些器件竣工为模块封装是正在最初发外的几年后开拓的。这是由于到目前为止分立封装的修制历程比功率模块封装要方便得众。另一个理由也有能够是由于发外的模块曾经通过了平凡的圭表JEDEC牢靠性测试资历认证，这代外器件能够通过2000万次轮回而不爆发阻滞，因而具有厉苛的功率轮回效用。并且分辩元件正在策画体例时具有活跃性，本钱较低，而模块的上风正在于职能较高，一朝有了产物就容易集成。
固然SiC半导体时间从来正在敏捷向前起色，但功率模块的封装时间好似是正在依赖过去的通例，这是一个成熟的圭表。然而，它并没有到达充盈发现新器件的潜力的速率。SiC器件的封装众人是基于陶瓷基底上的线接合举措，这是酿成众芯片模块（MCM）互连的圭表举措，由于它易于利用且本钱相对较低。然而，这种圭表的封装举措因为其封装自己的控制性，曾经被指出是向更高职能体例起色的时间滞碍。开始，封装的电寄生效应太高，乃至于正在SiC器件的敏捷开合历程中会发作不需要的牺牲和噪音。第二，封装的热阻太高，而热容量太低，这局限了封装正在稳态和瞬态的散热职能。第三，组成封装的质料和元件广泛与高温操作（>
200℃）不兼容，正在升高的操作温度下，热刻板牢靠性恶化。末了，对付即将到来的高压SiC器件，承担高电场的才能是不足的。这些挑衅的细节将正在第二节进一步叙述。总之，不是器件自己，而是功率模块的封装是首要的局限要素之一，它遏制了封装充盈外现SiC元件的上风。因而，应尽最大勤劳分解另日SiC封装所需的特性，并相应地开拓新型封装时间去处置其控制性。跟着社会的起色，环保题目与能源题目愈发紧要，为了提升电能的转化效果，人们对付用于电力变换和电力节制的功率器件需求剧烈[1, 2]。碳化硅（SiC）质料举动第三代半导体质料，具有禁带宽度大，击穿场强高、电子饱和速率大、热导率上等长处[3]。与古代的Si器件比拟，SiC器件的开合能耗要低十众倍[4]，开合频率最高提升20倍[5, 6]。SiC功率器件能够有用竣工电力电子体例的高效果、小型化和轻量化。
不过因为SiC器件管事频率高，并且结电容较小，栅极电荷低，这就导致器件开合时，电压和电流转变很大，寄生电感就极易发作电压过冲和振荡局面，变成器件电压应力、损耗的推广和电磁扰乱题目[7, 8]。还要商量万分条款下的牢靠性题目。为分解决这些题目，除了器件自己加以更正，正在封装工艺上也须要满意区别工况的特色央求。
起先，电力电子中的SiC器件是举动分立器件临盆的，这意味着封装也是分立的。然而SiC器件中电压或电流的局限，广泛管事正在低功耗程度。当需求功率到达100 kW或更高时，修筑往往无法满意功率容量央求[9]。因而，须要正在修筑中维系和封装众个SiC芯片以处置这些题目，并称为功率模块封装[10, 11]。
到目前为止，功率半导体的封装工艺中，铝（Al）引线键合封装计划从来是最优的封装组织[12]。古代封装计划的功率模块采用陶瓷覆铜板，陶瓷覆铜板（Direct Bonding Copper，DBC）是一种具有两层铜的陶瓷基板，个中一层图案化以酿成电道[13]。功率半导体器件底部通常直接利用焊料维系到DBC上，顶部则利用铝引线键合。底板（Baseplate）的首要效用是为DBC供应支持以及供应传导散热的效用，并与外部散热器维系。古代封装供应电气互连（通过Al引线与DBC上部的Cu电道键合）、电绝缘（利用DBC陶瓷基板）、器件维护（通过封装质料）和热执掌（通过底部）。这种类型的封装组织用于目前修制的绝大无数电源模块[14]。古代的封装举措曾经通过了厉苛的功率轮回测试（2000万次无阻滞轮回），并通过了JEDEC圭表认证[15]。古代的封装工艺能够利用现有的修筑实行，不须要特殊开拓投资修筑。
古代的功率模块封装由七个根本元素构成，即功率半导体芯片、绝缘基板、底板、粘合质料、功率互连、封装剂和塑料外壳，如图1.2所示。模块中的这些元素由区别的质料构成，从绝缘体、导体、半导体到有机物和无机物。
因为这些区别的质料坚实地联合正在一道，为每个元素拣选妥当的质料以酿成一个稳定的封装是至合厉重的。正在本节中，将商量七个根本元素中每个元素的用意和风行的拣选以及它们的拼装历程。
图1.2圭表功率模块组织的横截面功率半导体是功率模块中的厉重元素，通过践诺电气开/合开合将功率从源流转换到负载。圭表功率模块中最常用的器件类型是MOSFETs、IGBTs、二极管和晶闸管。绝缘衬底正在半导体元件和终端之间供应电气传导，与其他金属部件（如底板和散热器）实行电气隔断，并对元件发作的热量实行散热。直接键合铜（DBC）基材正在古代的电源模块中被用作绝缘基材，由于它们具有精良的职能，不单能满意电气和热的央求，并且还具有刻板牢靠性。正在各式候选质料中，夹正在两层铜之间的陶瓷层的风行质料是Al2O3，AlN，Si2N4和BeO。接合质料的首要效用是通过维系每个部件，正在半导体、导体导线、端子、基材和电源模块的底板之间供应刻板、热和电的联络。因为其与电子拼装境况的兼容性，SnPb和SnAgCu举动焊料合金是最常用的芯片和基片维系质料。正在拣选用于功率模块的焊料合金时，须要留神的厉重特性是：与利用温度相合的熔化温度，与功率芯片的金属化、绝缘衬底和底板的兼容性，高刻板强度，低弹性模量，高抗蠕变性和高抗疲乏性，高导热性，配合的热膨胀系数（CTE），本钱和境况影响。底板的首要用意是为绝缘基板供应刻板助助。它还从绝缘基板上罗致热量并将其传达给冷却体例。高导热性和低CTE（与绝缘基板相配合）是对底板的厉重特色央求。平凡利用的底板质料是Cu，AlSiC，CuMoCu和CuW。导线键合的首要用意是正在模块的功率半导体、导体线道和输入/输出终端之间实行电气维系。器件的顶面维系最常用的质料是铝线。对付额定功率较高的功率模块，重铝线键合或带状键适用于维系功率器件的顶面和陶瓷基板的金属化，云云能够消重电阻和加强热才能。封装剂的首要方针是维护半导体修筑和电线拼装的组件免受卑劣境况条款的影响，如滋润、化学品和气体。其余，封装剂不单正在电线和元件之间供应电绝缘，以抵御电压程度的提升，并且还能够举动一种热撒布前言。正在电源模块中举动封装剂利用的质料有硅凝胶、硅胶、聚腊烯、丙烯酸、聚氨酯和环氧树脂。塑料外壳（蕴涵盖子）能够维护模块免受刻板打击和境况影响。由于尽管电源芯片和电线被嵌入到封装质料中，它们如故能够因统治欠妥而被打垮或损坏。同时外壳还能刻板地支持端子，并正在端子之间供应隔断间隔。热固性烯烃（DAP）、热固性环氧树脂和含有玻璃填料的热塑性聚酯（PBT）是塑料外壳的最佳拣选。古代电源模块的修制历程入手下手于利用回流炉正在盘算好的DBC基片上焊接电源芯片。然后，很众这些附有模具的DBC基板也利用回流焊工艺焊接到一个底板上。正在统一块底板上，用胶水或螺丝钉把装有端子的塑料外壳维系起来。然后，正如前面所商量的那样，通过利用铝线实行电线维系，竣工电源芯片的顶部、DBC的金属化和端子之间的维系。末了，用分派器将封装质料重积正在元件的顶部，并正在高温下固化。前面所描绘的组织、质料和一系列工艺被以为是功率模块封装时间的圭表，正在目前的实行中仍被平凡利用。尽量对新型封装举措的需求从来正在不断，但时间革新或采用是渐进的。这种对新时间的舒徐回收能够用以下理由来说明。开始，人们对与新时间的修制相合的牢靠性和可反复性与新修制工艺的联合透露顾忌，这须要时辰来处置。因而，商量到实时的墟市供应，模块修制商拣选接连利用成熟的、广为人知的古代功率模块封装时间。第二个理由是古代电源模块的本钱效益。因为古代电源模块的修制根底举措与其他电子器件封装境况兼容，因而不须要与开拓新质料和修筑相合的特殊本钱，这就大大消重了工艺本钱。尽量有这些缘故争持利用圭表的封装举措，但跟着半导体趋向从硅基器件向碳化硅基器件的转动，它正显示出控制性并面对着根蒂性的挑衅。
利用SiC器件的最厉重的上风之一是也许正在高开合频率下管事。正在功率转换器中饱励更高的频率背后的首要机制是最时势部地节减通盘体例的尺寸，并通过更高的开合频率带来的明显的无源尺寸节减来提升功率密度。然而，因为与高开合频率联系的损耗，大功率电子修筑中基于硅的器件的开合频率广泛被局限正在几千赫兹。图1.3中给出的一个例子显示，跟着频率的推广，利用Si-IGBT的功率转换器的效果低落，正在20kHz时曾经低落到73%。另一方面，正在类似的频率下，SiC MOSFET的效果保留高达92%。从这个例子中能够看出，硅基器件正在高频运转中显示出控制性，而SiC元件也许正在更高频率下运转时统治高能量程度。尽量SiC器件正在开合职能上优于Si器件对应产物，但假使要充盈诈骗其敏捷开合的上风，还须要商量到少少卓殊的要素。敏捷开合的瞬态效应会导致器件和封装内部的电磁寄生效应，这正成为SiC功率模块举动高职能开合运用的最大滞碍。
图1.3Si和SiC转换器正在全额定功率和区别开合频率下的效果图1.4给出了一个半桥功率模块的电道道理图，该模块由坎坷两侧的开合和二极管对构成，如图1.4所示，个中有一组最合头的寄生电感，即主开合回道杂散电感(Lswitch)、栅极回道电感(Lgate)和民众源电感(Lsource)。主开合回道杂散电感同时存正在于外部电源电道和内部封装互连中，而外部杂散电感对开合职能的影响能够通过去耦电容来撤消。主开合回道杂散电感(Lswitch)是由直流+总线、续流二极管、MOSFET(或IGBT)和直流总线终端之间的等效串联电感组成的。它职掌电压过冲，正在合断时间因为电流低落而对器件变成紧要的压力，负反应扰乱充电和向栅极源放电的电流而变成较慢的di/dt的开合牺牲，杂散电感和半导体器件的输出电容的共振而变成开合波形的振荡推广，从而导致EMI发射推广。栅极环道电感(Lgate)由栅极电流途径酿成，即从驱动板到器件的栅极接触垫，以及器件的源极到驱动板的维系。它通过变成栅极-源极电压堆集的延迟而消重了可竣工的最大开合频率。它还与器件的栅极-源极电容爆发共振，导致栅极信号的颠簸。结果即是当咱们并联众个功率芯片模块时，假使每个栅极环道的寄生电感不类似或者对称，那么正在开合倏得将发作电流失衡。共源电感(Lsource)来自决开合回道和栅极回道电感之间的耦合。当翻开和闭塞功率器件时，di/dt和这个电感上的电压正在栅极电道中举动特殊的（广泛是相反的）电压源，导致di/dt的斜率低落，扭曲了栅极信号，并局限了开合速率。其余，共源电感能够会导致纰谬的触发事故，这能够会通过正在纰谬的时辰翻开器件而损坏器件。这些寄生电感的影响正在敏捷开合SiC器件中变得愈加紧要。正在SiC器件的开合瞬态历程中会发作特殊高的漏极电流斜率di/dt，而前面商量的寄生电感的电压尖峰和低落也明明大于Si器件的。寄生电感的这些不良影响导致了开合能量牺牲的推广和可到达的最大开合频率的消重。开合瞬态的题目不单来自于电流斜率di/dt，也来自于电压斜率dv/dt。这个dv/dt导致位移电通畅过封装的寄生电容，也即是芯片和冷却体例之间的电容。图1.5显示了半桥模块和散热器之间存正在的寄生电容的简化图。这种不须要的电流会导致对变频器供电的电机的牢靠性发作晦气影响。比如，汽车运用中由放电加工(EDM)惹起的电机轴承缺陷会发作很大的噪声电流。正在古代的硅基器件中，因为dv/dt较低，约为3 kV/µs，因而流经寄生电容的电流广泛轻视不记。然而，SiC器件的dv/dt比Si器件的dv/dt高一个数目级，最高可达50 kV/µs，使通过封装电容的电流不再能够轻视。对Si和SiC器件发作的电磁扰乱(EMI)的比力商量证据，因为SiC器件的敏捷开合速率，传导和辐射的EMI跟着SiC器件的利用而推广。除了通过封装进入冷却体例的电流外，电容寄也会减缓电压瞬变，正在开合时间发作过电流尖峰，并通过与寄生电感酿成谐振电道而推广EMI发射，这是咱们不肯望看到的。
另日的功率模块封装应试虑到SiC封装中的寄生和高频瞬变所带来的全面丰富题目和挑衅。处置这些题目的首要封装级须要做到以下几点。第一，主开合回道的电感须要通过新的互连时间来最小化，以庖代冗长的线束，并通过优化构造策画，使功率器件靠近。第二，因为修制上的不兼容性和平和题目，栅极驱动电道广泛被拼装正在与功率模块分散的基板上。应通过将栅极驱动电道与功率模块尽能够地靠近使栅极环道电感最小化。此外，正在平行芯片的景况下，构造该当是对称的，以避免电流不屈均。第三，须要通过将栅极环道电流与主开合环道电流分散来避免共源电感带来的题目。这能够通过供应一个特殊的引脚来竣工，比如开尔文源维系。第四，应通过节减输出端和接地散热器的电容耦合来减轻寄生电容中活动的电流，例如避免换取电位的金属踪迹的几何重叠。
图1.4半桥模块的电道道理图。三个首要的寄生电感透露为Lswitch、Lgate和Lsource。
图1.5半桥模块的电道道理图。封装和散热器之间有寄生电容。尽量目前的功率器件具有精良的功率转换效果，但正在运转的功率模块中，这些器件发作的热量是不成避免的。功率器件的开合和传导牺牲正在器件边缘以及从芯片到冷却剂的通盘热途径上发作高度蚁合的热通量密度。这种热通量导致功率器件的职能低落，以及器件和封装的热诱导牢靠性题目。正在这个从Si基器件向SiC基器件过渡的时间，功率模块封装面对着空前未有的散热挑衅。
图1.6依据额定电压和热阻策动出所需的总芯局部积正在类似的电压和电流品级下，SiC器件的尺寸能够比Si器件小得众，这为更紧凑的功率模块策画供应了时机。依据芯片的热阻外达式，芯片尺寸的缩小，比如芯片周围的长度，会导致热阻的二次方推广。这意味着SiC功率器件的模块化封装须要异常留神散热和冷却。图1.6映现了策动出所需的总芯局部积节减，这与芯片到冷却剂的热阻节减相合。换句话说，跟着芯局部积的节减，SiC器件所需的热阻须要提升。然而，尽管联合最进步的冷却战略，如直接冷却的冷板与针状翅片组织，假设运用一个70kVA的逆变器，基于DBC和线束的圭表功率模块封装的单元面积热阻值广泛正在0.3至0.4 Kcm2/W之间。为了满意商量中预测的另日功率模块的职能和本钱方针，该值须要低于0.2 Kcm2/W，这只可通过立异举措竣工，例如双面冷却法。同时，小的芯局部积也使其难以安插足足数目的线束，这不单局限了电流统治才能，也局限了热电容。以前对圭表功率模块封装的热更正众人蚁合正在稳态热阻上，这能够不行很好地代外开合功率模块的瞬态热行径。因为估计SiC器件具有敏捷功率脉冲的极其蚁合的热通量密度，因而不单须要消重热阻，还须要改正热容量，以尽量节减这些敏捷脉冲导致的峰值温度上升。正在另日的功率模块封装中，应处置因采用SiC器件而发作的热挑衅。以下是另日SiC封装正在散热方面应试虑的少少央求。第一，为了消重热阻，须要节减或撤消热道中的少少封装层；第二，散热也须要从芯片的顶部杀青以使模块的热阻到达极低程度，这能够须要改动互连举措，例如采用更大面积的接头；第三，封装层接口处的进步质料将有助于消重封装的热阻。比如，用于芯片维系和热扩散器的质料能够永诀用更高的导热性接头和碳基复合质料取代。第四，喷射撞击、喷雾和微通道等进步的冷却举措能够用来提升散热才能。
SiC器件有能够被用于预期温度鸿沟极广的航空航天运用中。比如用于月球或火星职业的电子器件须要永诀正在-180℃至125℃和-120℃至85℃的平凡境况温度轮回中生计。因为这些空间探求中的大无数电子器件都是基于相仿地球的境况实行封装的，因而它们被留存正在暖箱中，以保留它们正在极低温度下的运转。因为SiC器件正正在评估这些条款，因而须要开拓与这些卑劣境况兼容的封装时间，而无需利用暖箱。与低温相合的最大挑衅之一是热轮回惹起的大的CTE失配对芯片维系界面变成的强大压力。此外，正在室温下具有柔性和适合性的质料，如硅凝胶，正在-180℃时能够变得坚硬，正在封装内发作强大的应力程度。因而，SiC封装正在航空运用中的另日对象开始是开拓和评估与芯片的CTE亲切配合的基材，以尽量节减应力。其次，另一个对象该当是开拓正在极低温度下保留可塑性的芯片维系质料。正在近来的商量营谋中，正在-180℃-125℃的万分温度鸿沟内，对永诀举动基材和芯片附件的SiN和Indium焊料的职能实行了评估和外征。
为进一步饱励我邦能源策略的执行，提升我邦正在新能源规模时间、设备的邦际比赛力，竣工高牢靠性碳化硅 MOSFET 器件中试临盆时间商量，研制出满意转移储能变流器运用的众芯片并联大功率MOSFET 器件。本商量将通过寄生参数提取、修模、仿真及测试办法商量 DBC 构造、众栅极电阻等办法对芯片寄生电感与均流特色的影响，进一步提升我邦碳化硅器件封装及测试才能。
2.1模块策画时间先容正在MOSFET模块策画中引入软件仿真症结，诈骗三维电磁仿真软件、三维温度场仿真软件、三维应力场仿真软件、寄生参数提取软件和变流体例仿真软件，对MOSFET模块策画中合怀的电磁场分散、热分散、应力分散、均流特色、开合特色、引线寄生参数对模块电特色影响等题目实行仿真，减小研发周期、消重策画研发本钱，保障策画的产物具备精良职能。
正在仿真根底上，联合项目团队众年从事电力电子器件策画所堆集的体会，处置高压大功率MOSFET模块策画中存正在的众片MOSFET芯片和FRD芯片的配合与均流、DBC疆土的策画与芯片排布策画、电极组织策画、MOSFET模块组织策画等一系列困难，最终杀青模块产物的策画。高压大功率MOSFET模块策画流程如下：
图2.1高压大功率MOSFET模块策画流程正在MOSFET模块策画中，须要归纳商量许众题目，比如：散热题目、均流题目、场耦合题目、MOSFET模块组织优化策画题目等等。MOSFET芯片体积小，热流密度能够到达100W/cm2~250W/cm2。同时，基于硅基的MOSFET芯片最高管事温度为175℃驾御。据统计，因为高温导致的失效占电力电子芯片全面失效类型的50%以上。随电力电子器件修筑集成度和境况集成度的慢慢推广，MOSFET模块的最高温升限值快速低落。因而，MOSFET模块的三维温度场仿真时间是高效果高功率密度MOSFET模块策画开拓的首要题目。
模块散热才能与浩瀚要素相合：MOSFET模块所用质料的物理和化学性子、MOSFET芯片的构造、贴片的质料、焊接的工艺程度等。假使贴片质料差，有用散热面积小，芯片与DBC之间的热阻大，正在模块运转时易变成模块限度过热而损坏。此外，芯片的排布对热分散影响也很大。下图4.2是采用有限元软件对模块内部的温度场实行理解的结果：
图2.2MOSFET模块散热分散理解正在杀青组织策画和质料采取后，采用ANSYS软件的热理解模块ICEPAK，竖立蕴涵铜基板、DBC、MOSFET芯片、二极管芯片以及蕴涵铝质键合引线正在内的相对完美的数值模仿模子。模仿本质管事条款，施加相应的载荷，取得MOSFET的温度场分散，依据温度场分散再对MOSFET内部组织和质料实行调度，直至到达策画央求鸿沟内的最优。
2.2质料数据库对一个完美的焊接式MOSFET模块而言，从上往下为一个 8层组织：绝缘盖板、密封胶、键合、半导体芯片层、焊接层 1、DBC、焊接层 2、金属底板。MOSFET模块所涉及的首要质料可分为以下几品种型：导体、绝缘体、半导体、有机物和无机物。MOSFET模块的电、热、刻板等职能与质料自己的电导率、热导率、热膨胀系数、介电常数、刻板强度等亲切联系。质料的选型特殊厉重，为此有需要竖立起常用的质料库。
2.3芯片的仿真模子库所涉及的MOSFET芯片有众种规格，蕴涵：1700V 75A/100A/125A；2500V/50A；3300V/50A/62.5A；600V/100A；1200V/100A；4500V/42A；6500V/32A。为便于合理地实行芯片选型（确定芯片规格及其数目），无误理解众芯片并联时的均流职能，开始为上述芯片竖立等效电道模子。正在此根底上，针对本质电力电子体例中的滤波器、电缆和电机负载模子，搭修一个人例及的仿真平台，从而对通盘体例的电气职能实行理解预估。
2.4MOSFET模块的热执掌MOSFET模块是一个含区别质料的辘集封装的众层组织，其热流密度到达100W/cm2--250W/cm2，模块能长久平和牢靠运转的首要要素是优异的散热才能。散热才能与浩瀚要素相合：MOSFET模块所用质料的物理和化学性子、MOSFET芯片的构造、贴片的质料、焊接的工艺程度等。假使贴片质料差，有用散热面积小，芯片与DBC之间的热阻大，正在模块运转时易变成模块限度过热而损坏。芯片牢靠散热的另一厉重要素是键合的长度和地方。假设散热底板的温度分散平均，而每个MOSFET芯片对底板的热阻有区别，导致正在类似工况时，每个MOSFET芯片的结温区别。下图是采用有限元软件对模块内部的温度场实行理解的结果。
图2.3MOSFET模块热分散正在模块杀青封装后，采用FLOTHERM软件的热理解模块，竖立蕴涵铜基板、DBC、MOSFET芯片、二极管芯片以及蕴涵铝质键合引线正在内的相对完美的数值模仿模子。模仿本质管事条款，施加相应的载荷，取得MOSFET的温度场分散的数值解，为MOSFET温度场分散的测试供应必定的根据。
2.5.芯片构造与杂散参数提取依据MOSFET模块区别的电压和电流品级，MOSFET模块所利用芯片的规格区别，芯片之间的维系办法也区别。因而，周到的构造策画放正在项目执行阶段去杀青。对中低压MOSFET模块和高压MOSFET模块，构造阶段商量的要素会有所区别，实在显露正在DBC与散热底板之间的绝缘、DBC上铜线迹之间的绝缘以及键合之间的绝缘等。
2.6芯片互联的杂散参数提取MOSFET芯片并联运用时的电流分派不屈衡首要有两种：静态电流不屈衡和动态电流不屈衡。静态电流不屈衡首要由器件的饱和压降VCE（sat）不类似所惹起；而动态电流不屈衡则是因为器件的开合时辰区别步惹起的。其余，栅极驱动、电道的构造以及并联模块的温度等要素也会影响开合时候的动态均流。回道寄生电感异常是射极引线电感的区别将会使器件开合时候区别步；驱动电道输出阻抗的不类似将惹起充放电时辰区别；驱动电道的回道引线电感能够惹起寄生振荡；以及温度不屈均会影响到并联器件动态均流。
2.7模块策画专家学问库通过区别规格MOSFET模块的策画－临盆－测试－更正策画等一系列历程，能够取得丰盛的策画体会，并对其实行概括总结，提出肆意一种电压电流品级的MOSFET模块的策画思绪，酿成具有自决学问产权的高压大功率MOSFET模块的体例化策画学问库。
3.1封装常睹工艺MOSFET模块封装工艺首要蕴涵焊接工艺、键合工艺、外壳装配工艺、灌封工艺及测试等。
焊接工艺焊接工艺正在特定的境况下，利用焊料，通过加热和加压，使芯片与DBC基板、DBC基板与底板、DBC基板与电极到达联合的举措。目前邦际上采用的是真空焊接时间，保障了芯片焊接的低贫乏率。焊接央求焊接面沾润好，贫乏率小，焊层平均，焊接坚实。
广泛景况下．影响焊接质料的最首要要素是焊接“贫乏”，发作焊接贫乏的理由，一是焊接历程中，铅锡焊膏中助焊剂因升温蒸发或铅锡焊片熔化历程中包裹的气泡所变成的焊接贫乏，真空境况可使贫乏内部和焊接面外部酿成高压差，压差也许取胜焊料粘度，开释贫乏。二是焊接面的不良加湿所变成的焊接贫乏，通常景况下是因为被焊接面有细小的氧化变成的，这蕴涵了因为质料保管的欠妥变成的部件氧化和焊接历程中高温变成的氧化，尽管真空时间也不行一律撤消其影响。正在焊接历程中适量的加人氨气或富含氢气的助焊气体可有用地去除氧化层，使被焊接面有优异的浸润性．加湿优异。“真空+气体维护”焊接工艺即是基于上述道理商量出来的，经由众年的商量更正，已成为高功率，大电流，众芯片的功率模块封装的最佳焊接工艺。
固然干式焊接工艺的焊接质料较高，但其对工艺条款的央求也较高，比如工艺修筑条款，工艺境况的清白水准，工艺气体的纯度．芯片，DBC基片等焊接外观的应无沾污和氧化景况．焊接历程中的压力巨细及平均性等。要依据本质须要和现场条款来拣选适当的焊接工艺。
键合工艺引线键合是目下最厉重的微电子封装时间之一，目前90％以上的芯片均采用这种时间实行封装。超声键合道理是正在超声能节制下，将芯片金属镀层和焊线外观的原子激活，同时发作塑性变形，芯片的金属镀层与焊线外观到达原子间的引力鸿沟而酿成焊接点，使得焊线与芯片金属镀层外观精密接触。
服从道理的区别，引线键合能够分为热压键合、超声键合和热压超声键合3种办法。依据键合点样子，又可分为球形键合和楔形键合。正在功率器件及模块中，最常睹的功率互连举措是引线键合法，大功率MOSFET模块采用了超声引线键合法对MOSFET芯片及FRD芯片实行互连。因为须要承载大电流，故采用楔形劈刀将粗铝线键合到芯片外观或DBC铜层外观，这种举措也称超声楔键合。
功率模块的封装外壳是依据其所用的区别质料和种类组织形状来研发的，常用散热性好的金属封装外壳、塑料封装外壳，按最终产物的电职能、热职能、运用场面、本钱，策画选定其总体构造、封装形状、组织尺寸、质料及临盆工艺。
功率模块内部组织策画、构造与布线、热策画、分散电感量的节制、装置模具、牢靠性试验工程、质料保障编制等的互相协调起色，鼓励封装时间更好地满意功率半导体器件的模块化和体例集成化的需求。
外壳装配是通过特定的工艺历程杀青外壳、顶盖与底板组织的固定维系，酿成密闭空间。用意是供应模块刻板支持，维护模块内部组件，制止灌封质料外溢，保障绝缘才能。外壳、顶盖央求刻板强度和绝缘强度高，耐高温，不易变形，防滋润、防侵蚀等。
灌封工艺灌封工艺用特定的灌封质料填充模块，将模块内组件与外部境况实行隔断维护。其用意是避免模块内部组件直接显现于境况中，提升组件间的绝缘，擢升抗打击、振动才能。灌封质料央求化学特色安静，无侵蚀，具有绝缘和散热才能，膨胀系数和减少率小，粘度低，活动性好，灌封时容易到达模块内的各个漏洞，可将模块内部元件邃密地封装起来，固化后能罗致波动和抗打击。
模块测试MOSFET模块测试蕴涵历程测试及产物测试。个中历程测试通过平面度测试仪、推拉力测试仪、硬度测试仪、X射线测试仪、超声波扫描测试仪等，对产物的入厂和历程质料实行节制。
产物测试通过平面度测试仪、消息态测试仪、绝缘/限度放电测试仪、高温阻断试验、栅极偏置试验、坎坷温轮回试验、湿热试验，栅极电荷试验等实行例行和型式试验，确保模块的高牢靠性。
（3）内引线采用超声压接或铝丝键合（实在视装置图策画而定），功率芯片采用铝线）灌封料满意牢靠性央求，Tg>
150℃，能满意坎坷温存贮和温度轮回等试验央求。
封装流程本模块采用既有模块实行封装，错误DBC组织实行调度。模块封装工艺流程如下图3.1所示。
图3.1模块封装工艺流程（1）芯片CP测试：对芯片实行ICES、BVCES、IGES、VGETH等静态参数实行测试，将失效的芯片筛选出来，避免因芯片理由变成的封装华侈。（2）划片&划片洗刷：将整片晶圆按芯片巨细破裂成简单的芯片，划片后可从晶圆大将芯片取下实行封装；划片后对金属颗粒实行洗刷，保障芯片外观无污染，便于后续工艺操作。
（3）丝网印刷：将焊接用的焊锡膏服从策画的图形涂敷正在DBC基板上，利用丝网印刷机杀青，通过工装钢网节制锡膏涂敷的图形。锡膏图形策画要充盈商量焊层厚度、焊接面积、焊接成绩，经由验证后最终确定适当的图形。
（4）芯片焊接：该方法首要是杀青芯片与 DBC 基板的焊接，采用相应的焊接工装，竣工芯片、焊料和 DBC 基板的装置。利用真空焊接炉，采用真空焊接工艺，厉苛节制焊接炉的炉温、焊接气体境况、焊接时辰、起落温速率等工艺时间参数，专用焊接工装杀青焊接工艺，竣工芯片、DBC 基板的无贫乏焊接，央求芯片的焊接贫乏率和焊接倾角正在工艺圭表内，芯片边缘无焊球或堆焊，焊接质料安静，类似性好。
（5）助焊剂洗刷：通过超声波洗刷去除掉助焊剂。焊锡膏中通常参预助焊剂因素，正在焊接历程中挥发并残留正在焊层边缘，因助焊剂涌现为酸性，长久利用对焊层具有侵蚀性，影响焊接牢靠性，因而须要将其洗刷明净，保障产物焊接汉城主动气相洗刷机采用全主动浸入式喷淋和汽相洗刷相联合的办法实行子单位键合前洗刷，去除芯片、DBC 外观的尘土粒子、金属粒子、油渍、氧化物等无益杂质和污染物，保障子单位外观洁净。
（6） X-RAY检测：芯片的焊接质料举动产物工艺节制的首要症结，直接影响着芯片的散热才能、功率损耗的巨细以及键合的及格率。因而，利用 X-RAY 检测机对芯片焊接质料实行查验，通过调度发作 X 射线的电压值和电流值，对区别的焊接产物实行查验。央求 X 光查验后的芯片焊接贫乏率工艺央求鸿沟内。
（7）芯片键合：通过键合铝线工艺，杀青 DBC 和芯片的电气维系。利用铝线键合机杀青芯片与 DBC 基板对应敷铜层之间的维系，从而竣工芯片之间的并联和反并联。央求该工序联合芯片的厚度参数和外观金属层参数，通过调度键合压力，键合功率，键适时辰等参数，并依据产物的绝缘央求和通流巨细，设备适当的键合线弧高和间距，打线数目满意通流央求，保障子单位的键合质料。央求键合工艺参数设定合理、铝线键合质料坚实，键合弧度满意绝缘央求、键合点无零落，满意键合铝线推拉力测试圭表。
（8）模块焊接：该工序竣工子单位与电极、底板的二次焊接。首进步行子单位与电极、底板的焊接装置，利用真空焊接炉竣工焊接，焊接历程中央求央求无误节制焊接修筑的温度、真空度、气体浓度。焊接杀青后央求子单位 DBC 基板和芯片无毁伤、无焊料堆焊、电极焊脚之间无连焊虚焊、键合线无零落或断裂等局面。
（9）超声波检测：该工序通过超声波修筑对模块 DBC 基板与底板之间的焊接质料实行查验，模块扫描后央求芯片、DBC 无毁伤，焊接贫乏率低于 5%。
（10）外壳装配：利用涂胶修筑实行模块外壳的涂胶，保障模块装配后的密封性，杀青模块外壳的装配和紧固。装配后央求外壳装配对象精确，外壳与底板粘连处正在灌封时不会产生硅凝胶渗漏局面。
（11）端子键合&端子超声焊接：该工序通过键合铝线工艺，竣工子单位与电万分子的电气维系，酿成模块合座的电气拓扑组织；能够通过超声波焊接竣工子单位与电万分子的维系，超声波焊接是诈骗高频振动波传达到两个需焊接的物体外观，正在加压的景况下，使两个物体外观彼此摩擦而酿成分子层之间的熔合。超声波焊接具有高刻板强度，较低的热应力、焊接质料上等长处，使得焊接具有更好的牢靠性，正在功率模块产物中运用越来越平凡。
（12）硅凝胶灌封&固化：利用主动注胶机实行硅凝胶的灌封，竣工模块的绝缘耐压才能。胶体填充到指定地方，杀青硅凝胶的固化。央求胶体固化充盈，胶体配比确实，胶体内不含气泡、无分层或断裂纹。
器件正在利用时常常维系的负载是感性的，或者电道中不成避免的也会存正在寄生电感。当器件合断时，电道中电流会乍然低落，转变的电流会正在感性负载上发作一个应变电压，这部门电压会叠加电源电压一道加载正在器件上，使器件正在倏得承担一个陡增的电压，这个历程伴跟着电流的低落。图4.1 a）的雪崩能量测试电道即是测试这种工况的，被测器件上的电流电压转变景况如图4.1 b）。
图4.1 a)雪崩能量测试电道图；b)雪崩能量被测器件的电流电压特色示图谋
电感上积蓄的能量瞬时全面改变到器件上，可知电流刚入手下手低落时，电感积蓄的能量为1/2*ID2*L，因此器件承担的雪崩能量也即是电感包蕴的全面能量，为1/2*ID2*L。试验方针：
将器件放入测试台，给器件施加导通电流为20A。设备测试台电感参数使其不息推广，直至器件的单脉冲雪崩能量赶过1J。
失效圭表：牢靠性试验杀青后，服从下外所列的按次测试（有些测试会对后续测试有影响），适宜下外央求的能够为通过。
当器件管事于本质高压电道中时，电道会产生误导通局面，导致正在短时辰内有高于额定电流数倍的电通畅过器件，器件承担这种大电流的才能称为器件的抗短道才能。为了维护通盘体例不受误导通景况的损坏，体例中会设备维护电道，正在产生短道景况时速速割断电道。不过维护电道的反映须要必定的时长，须要器件也许正在该段时辰内不爆发损坏，因而器件的抗短道才能对通盘体例的牢靠性尤为厉重。器件的抗短道才能测试有三种办法，永诀对应的是器件正在区别的初始条款下由于电道突发短道（例如负载失效）而回收大电流大电压时的反映。抗短道测试办法一，也称为“硬短道”，是指IGBT从合断状况（栅压为负）直接开启进入到抗短道测试中；抗短道测试办法二，是指器件正在曾经导通有寻常电通畅过的状况下（此时栅压为正，漏源电压为正但较低），进入到抗短道测试中；抗短道测试办法三是指器件处于栅电压曾经开启但漏源电压为负（与器件反并联的二极管处于续流状况，因此此时器件的漏源电压因为续流二极管的钳位正在-0.7eV驾御，，栅压为正），进入到抗短道测试中。可知，器件的抗短道测试都是对应于器件由于电道的突发短道而要承担电道中的大电流和大电压，只是由于器件的初始状况区别而会有区别的反映。
抗短道测试举措一电道如图4.2，将器件直接加载正在电源两头，器件初始状况为合断，此时器件承担耐压。当给器件栅电极施加一个脉冲，器件开启，从耐压状况直接入手下手承担一个大电流及大电压，考量器件的“硬”耐短道才能。
抗短道测试举措二及三的测试电道图如图4.2，图中L_load为本质电道中的负载电感，L_par为电道寄生电感，L_sc为开合S1配套的寄生电感。
当实行第二种抗短道举措测试时，将L_load下端维系到上母线（Vdc正极），云云就使L_sc歧道与L_load歧道并联。初态时，S1断开，DUT开通，电流从L_load和DUT器件上通过，入手下手测试时，S1闭合，L_load瞬时被短道，电流沿着L_sc和DUT门道中活动，此时电通畅道中仅包蕴L_sc和L_par杂散电感，因而会有大电流会通过DUT，窥探DUT正在导通状况时承担大电流的才能。
当实行第三种抗短道举措测试时，保护图4.2组织褂讪，先开通IGBT2并保留DUT合断，此时电流从Vdc+沿着IGBT2、L_load、Vdc-回道通畅，接着合断IGBT2，那么D1会主动给L_load续流，正在此状况下开启DUT栅压，DUT器件处于栅压开启，但漏源电压被截止状况，然后再闭合S1，大电流会通过L_sc歧道涌向DUT。正在此电道中IGBT2歧道的存正在首要是给D1供应续流的电流。
图4.2中Vdc及C1大电容供应不断安静的大电压，给测试器件DUT栅极施加必定时辰长度的脉冲，正在被试器件被开启的时辰内，器件开通时间处于短道状况，且承担了较高的耐压。器件正在不损坏的景况下也许承担的最长开启时辰界说为器件的短道时长（Tsc），Tsc越大，抗短道才能越强。正在通盘短道时长器件，器件所承担的能量，为器件的短道能量（Esc）。器件的抗短道测试窥探了器件瞬时同时承担高压、高电流的才能，也是一种器件的复合应力测试办法。图4.2测试电道中的Vdc=600V，C
、C3依据器件的抗短道职能才能决意，C1的央求是保护Vdc的安静，C1的央求是测试历程中开释给被测器件的电能不行使C1两头的电压低落过大（5%之内可回收）。C2，C3首要用于给器件供应高频、中频电流，不央求积蓄能量过大。对C2、C3的央求是也许消重被测器件开通合断时变成的漏源电压振幅即可。
图4.4给出了某款SiC平面MOSFET正在290K下，慢慢增大栅极脉冲宽度（PW）的抗短道才能测试结果。开始须要留神的是正在测试历程中，每衡量一个脉冲宽度的短道波形，须要间隔足够长的时辰，以撤消前一次短道测试带来的器件温度上升对后一次测试的器件初始温度的影响，保障每次测试初始温度确凿实。从图中能够看出，Id峰值产生正在1 μs和2 μs之间，跟着开通时辰的推广，Id外现出先推广后减小的时辰转变趋向。Id的上升阶段，是由于器件开启时有大电流经由器件，正在高压的协同用意下，器件温度速速上升，由于此时MOSFET的沟道电阻是一个负温度系数，因此MOSFET沟道电阻减小，Id则上升，正在该历程中电流上升的速率由漏极电压、寄生电感以及栅泄电容的充电速率所决意；跟着大电流的不断用意，器件合座温度进一步上升，器件此时的导通电阻形成正温度系数，器件的合座电阻将随温度推广慢慢增大，这时器件Id将慢慢减小。因此，通盘抗短道才能测试时间，Id先推广后低落。其余，测试察觉，当脉冲宽度推广到必定水准，Id正在合断低落沿产生拖尾，即器件合断后漏极电流仍须要必定的时辰材干克复到0A。正在商量中察觉当Id拖尾达到约12A驾御之后，进一步增大脉冲宽度，器件将损坏，并随同器件封装爆裂。因此针对这款器件的抗短道测试，界说Tsc为器件合断时漏极电流低落沿拖尾达到10A时的脉冲时辰长度。Tsc越长，代外器件的抗短道才能越强。
测试察觉，低温有助于器件抗短道才能的擢升，理由是由于，低的初始温度意味着须要更众的时辰材干使器件到达Id峰值。
仿真察觉，器件抗短道测试失效形式首要有两种：1、器件承担高压大电流的历程中，限度高温惹起泄电流推广，触发了器件内部寄生BJT闩锁效应，栅极落空对沟道电流的节制才能，器件内部电流限度蚁合爆发热失效，此时的涌现首要是器件的Id电流乍然上升，器件失效；2、器件温度舒徐上升时，导致器件内部质料职能恶化，例如栅极电极或者SiO2/Si界面处职能失效，首要涌现为器件测试历程中Vgs陡降，此时，器件的Vds若未爆发进一步损坏仍能承担耐压，只是器件Vgs耐压才能遗失。上述两种失效形式都是因为温度上升惹起，因此要擢升器件的抗短道才能即是要节制器件内部温度上升。仿真察觉导通时最高温区域首要蚁合于高电流密度区域（沟道部门）及高电场区域（栅氧底部漂移区）。因而，要擢升器件的抗短道才能，要着重从器件的沟道及栅氧下方漂移区的优化入手，消重电场峰值及电流密度，其余改正栅氧的质料将起到决意性的用意。
（1）漏源电压Vds低，Id电流上升：当负载被短道时，大电流涌向DUT器件，此时电道中仅包蕴L_sc和L_par杂散电感，DUT漏源电压较低，Vdc电压首要分散正在杂散电感上，因此Id电流以di/dt=Vdc/（L_sc+L_par）的斜率入手下手上升。跟着Id推广，由于DUT器件的漏源之间的寄生电容Cgd，会发动栅压上升，此时愈加鼓励Id电流的推广，酿成一个正轮回，Id快速上升。
（2）Id上升变缓然后入手下手消重，漏源电压Vds上升：Id上升历程中，Vds漏源电压入手下手推广，导致Vdc分压到杂散电感上的电压消重，导致电流上升率di/dt减小，Id上升变缓，当越过Id峰值后，Id入手下手低落，-di/dt使杂散电感发作一个感触电压叠加正在Vds上导致Vds产生一个峰值。Vds峰值正在Id峰值之后。
（3）Id、Vds低落并克复：Id，Vds均低落克复到抗短道测试一的高压高电流应力状况。
如图4.6，抗短道测试举措三的波形与举措二的波形险些类似，仅仅是正在Vds电压上升初期有一个小的电压峰（如图4.6中红圈），这是与器件爆发抗短道时的初始状况联系的。由于举措三中器件初始状况出于栅压开启，Vds为反偏的状况，因此器件内部载流子是耗尽的。此时若器件Vds转为正向开公例必定爆发一个载流子充入的历程，激发一个小小的电压峰，这个电压峰值是远小于后面的短道电压峰值的。除此以外，器件的后续状况与抗短道测试举措二的类似。
通常来说，正在电机驱动运用中，开合管的占空比通常比续流二极管高，因此是二极管续流完了后才会开启开合管的栅压，这种景况下，只须要商量仅开合管开通时的抗短道形式，则第二种抗短道形式的能够性更大。然而，当一辆机车从山上开车下来，电动机被用作发电机，能量从车送到电网。续流二极管的占空比比开合管会更高一点，这种操作形式下，假使负载正在二极管续流且开合管栅压开启时爆发短道，则会实行抗短道测试形式三的景况。
更正抗短道失效形式二及三的举措，是通过给开合器件推广一个栅极前钳位电道，正在Id上升通过Cgd发动栅极电位上升时，钳位电道钳住栅极电压，就不会使器件的Id上升陷入正反应而避免电流的进一步上升。
常温下，令Vdc=600V，通过节制Vgs节制SiC MOSFET的开通时辰，从2μs开通时辰入手下手以1μs为间隔不息推广器件的开通时辰，直至器件损坏，测试历程中保存测试弧线。须要留神的是，正在测试历程中，每衡量一个脉冲宽度的短道波形，须要间隔足够长的时辰，以撤消前一次短道测试带来的器件温度上升对后一次测试的器件初始温度的影响，保障每次测试初始温度确凿实。
通过驱动电道设备器件的开通时辰，给器件一个t0=2μs时辰的栅源脉冲电压，使器件开通t0时辰，观看器件上的电流电压弧线，推断器件是否也许承担2μs的短道开通并不损坏；
如未损坏，等候足够长时辰以确保器件降温至常温状况，设备驱动电道使器件栅源电压单脉冲时辰推广1us，再次开通，观看器件是否也许承担3μs的短道开通并不损坏。
器件被打坏前末了一次脉冲时辰长度即为器件的短道时长Tsc。通盘短道时长时间，器件所承担的能量为器件的短道能量Esc。
把样品显现正在气氛干燥的恒温境况中，对器件施加半正弦正向高电流脉冲，使器件正在倏得爆发损坏，观测元器件正在高电流密度下的耐受才能。
二极管为例，给出了器件承担浪涌电流测试时的器件内部机理。器件正在浪涌应力下的瞬态功率由流过器件的电流和器件两头的电压降的乘积所决意，电流和压降越高，器件功率
就越高。已知浪涌应力对器件施加的电流信号是固定的，因而导通压降越小的器件瞬态功率越低，器件承担浪涌的才能越强。当器件处于浪涌电流应力下，电压降首要由器件内部寄生的串联电阻继承，因而咱们能够通过消重器件正在施加浪涌电流倏得的导通电阻，减小器件功率、擢升抗浪涌才能。a
给出了4H-SiC二极管本质浪涌电流测试的弧线a）弧线中显示器件的导通电压跟着浪涌电流的上升和低落外现出“回滞”的局面。图4.7 a）二极管浪涌电流的实测弧线； b）浪涌时温度仿真弧线
浪涌历程中，器件的瞬态 I-V 弧线正在回扫历程中产生了电压回滞，且浪涌电流越高，器件正在电流低落和上升历程中的压降差越大，该电压回滞越明明。当浪涌电流推广到某一临界值时，I-V 弧线正在最高压降处产生了一个尖峰，弧线斜率突变，器件爆发了失效和损坏。器件失效后，瞬态 I-V 弧线正在最高电流处产生乍然推广的毛刺局面，电压回滞也减小。
惹起SiC JBS二极管瞬态 I-V 弧线回滞的理由是，正在施加浪涌电流的历程中，SiC JBS 二极管的瞬态功率推广，但散热才能有限，因此浪涌历程中器件结温推广，SiC JBS 二极管压降也爆发了转变，发作了回滞局面。
正在每次对器件施加浪涌电流历程中，跟着电流的推广，器件的肖特基界面的结温会推广，当电流消重靠近于0时结温才慢慢回落。正在浪涌电流导通的历程中，结温是正在堆集的。因为电流上升和低落历程中的结温的区别，导致了器件正在电流低落历程的导通电阻高于电流正在上升历程中导通电阻。这使得电流低落历程 I-V 弧线压降更大，从而发作了正在瞬态 I-V 特色弧线电压回滞局面。浪涌电流越高，器件的肖特基界面处的结温越高，因而导通电阻就越大，而回滞局面也就越明明。
为了理解器件正在 40 A 以上浪涌电流下的瞬态 I-V 特色转变激烈的理由，利用仿真软件模仿了肖特基界面处温度随电流巨细的转变弧线 A 以上浪涌电流下，结温随浪涌电流转变特殊激烈。器件正在 40 A 浪涌电流下，最高结温只要 358 K。不过当浪涌电流推广到60 A 时，最高结温已达1119 K，这个温度足以对器件粉碎外观的肖特基金属，惹起器件失效。
图4.7 b)中还能够得出，浪涌电流越高，结温升高的转变水准就越大，56 A 和 60 A 浪涌电流仅相差 4 A，最高结温就相差 543 K，最高结温的升高速率远比浪涌电流的推广速率速。结温的敏捷升高导致了器件的导通电阻速速增大，正向压降敏捷推广。因而，电流上升和低落历程中，器件的导通压降会更敏捷地升高和低落，使弧线斜率爆发了突变。
器件结温跟着浪涌电流的增大而快速增大，是由于它们之间盘绕着器件导通电阻酿成了正反应。正在浪涌历程中，跟着浪涌电流的升高，二极管的功率推广，发作的焦耳热推广，导致完毕温上升；另一方面，结温上升，导致器件的导通电阻增大，压降进一步升高。导通电压升高，导致功率进一步推广，使得结温进一步升高。因而器件的结温和电压酿成了正反应，以致结温和压降的推广速率远比浪涌电流的推广速率速。当浪涌电流推广到某一临界值时，触发这个正反应，器件就会爆发失效和损坏。
长时辰的反复浪涌电流会正在外延层中惹起堆垛层错滋长，浪涌电流导致的自热效应会惹起顶层金属熔融，使得电极和芯片之间短道，还会导致导通压降退化和峰值电流退化，并粉碎器件的反向阻断才能。
金属Al失效是大无数景况下浪涌失效的首要理由，该当利用鲁棒性更高的质料代替金属Al，以改正SiC器件的高温特色。
目前MOS器件中，都没有给出浪涌电流的目标。而二极管、晶闸管器件中有这项目标。假使须要分解本项目研发的MOSFET器件的浪涌才能，也能够搭修电道竣工。不过存正在的题目是，MOS器件的导通压降跟它被施加的栅压是联系的，栅压越大，导通电阻越低，耐浪涌才能越强。怎样确定浪涌测试时该当给MOSFET施加的栅压，是一个须要详尽研讨的题目。
咱们已知浪涌耐受才能与器件的导通压降相合，但目前无法取得昭彰的定量相干。商量到方针器件也没有这类目标的参考，创议测试时，正在给定栅压下（必需确保器件能导通），对器件从低到高按序施加脉冲宽度为10ms或8.3ms半正弦电流波，直到器件爆发损坏。
通过测试台将导通电流设备成10ms或8.3ms半正弦电流波，施加正在器件漏源极间。
以上实质给出了本项目研发器件正在复合应力及万分条款下的牢靠性测试举措，通过这些举措都是来自于以往邦际工程体会和判断成睹，能够对被测器件的牢靠性有一个稳当的评估。不过，上述举措都是对测试条款和测试道理的叙述，怎样通过测试结果来评估器件的利用寿命，并搭修牢靠性测试条款与牢靠性寿命之间的桥梁，就得通过牢靠性寿命评估模子来竣工。
